Pemodelan Arsitektur Prosesor RISC-V 32I Menggunakan Verilog untuk Tipe Instruksi R-I-S

RAFLI PRIYO UTOMO, Ir. Agus Bejo, S.T., M.Eng., D.Eng., IPM. ; Dzuhri Radityo Utomo, S.T, M.E., Ph.D

2025 | Skripsi | TEKNIK ELEKTRO

Pembangunan mesin ekonomi baru, termasuk pengembangan industri semikonduktor menjadi fokus pemerintah Indonesia untuk menghadapi tantangan Revolusi Industri 4.0 dan mewujudkan Visi Indonesia Emas 2045. Semikonduktor, bahan utama dalam pembuatan prosesor, menjadi elemen vital di berbagai sektor teknologi. Sebagian besar arsitektur prosesor yang tersedia saat ini masih bersifat proprietary, sehingga bagi yang ingin menggunakan memerlukan pembayaran sebagai bentuk royalti. Arsitektur prosesor yang bersifat proprietary juga bersifat closed, sehingga menjadi kurang fleksibel dan membatasi dalam proses kustomisasi. Oleh karena itu, prosesor dengan arsitektur Reduced Instruction Set Computing (RISC) yang bersifat terbuka yang tidak memerlukan sebuah royalti dan memiliki kebebasan untuk proses kustomisasi sesuai kebutuhan sangat berperan penting dalam membuka peluang besar untuk mendukung kemandirian teknologi Indonesia. Model prosesor dengan arsitektur RISC saat ini telah tersedia dalam berbagai variasi kompleksitas dan performa yang beragam, seperti Nios V, Microblaze V, Pico-RV32, dan LowRISC. Namun, variasi yang ada seringkali memiliki desain yang kompleks seperti kemampuan implementasi konsep multistage, sehingga cukup menyulitkan terutama untuk kebutuhan aplikasi yang mengutamakan kesederhanaan dan efisiensi. Penelitian ini bertujuan untuk mengembangkan desain prosesor single cycle dengan arsitektur RISC-V 321 dalam bahasa Verilog dan hanya berfokus pada instruksi tipe R, I, dan S. Desain kemudian diujikan menggunakan 2 tahap, yaitu kode masukan dalam bahasa assembly dan kode masukan dalam bahasa C berupa bilangan Fibonacci, bilangan Lucas, dan bilangan Triangular. Bahan uji dalam bahasa C kemudian diubah menjadi bahasa assembly oleh GCC RISC-V Compiler dan dijalankan pada desain prosesor yang telah dibuat. Hasil pengujian yang dilakukan pada dua tahap tersebut menunjukan kesesuaian hasil dengan benar. Pengembangan sistem berbasis RISC-V khususnya pada tahap desain ini diharapkan dapat mendukung ekosistem semikonduktor di Indonesia, selaras dengan fokus pemerintah dalam memperkuat industri ini.

The development of new economic engines, including the development of the semiconductor industry, is the focus of the Indonesian government to face the challenges of the Industrial Revolution 4.0 and realize the Golden Indonesia Vision 2045. Semiconductors, the main ingredient in making processors, are a vital element in various technology sectors. Most processor architectures available today are still proprietary, so those who want to use them require payment as a royalty. Proprietary processor architectures are also closed, making them less flexible and limiting the customization process. Therefore, processors with open Reduced Instruction Set Computing (RISC) architecture that do not require a royalty and have the freedom to customize as needed play an important role in opening up great opportunities to support Indonesia’s technological independence. Processor models with RISC architecture are currently available in various variations of complexity and performance, such as Nios V, Microblaze V, Pico-RV32, and LowRISC. However, existing variations often have complex designs such as the ability to implement the concept of multistage, making it quite difficult, especially for application needs that prioritize simplicity and efficiency. This research aims to develop a single-cycle processor design with RISC-V 321 architecture in Verilog language and only focuses on R, I, and S type instructions. The design is then tested using 2 stages, namely input code in assembly language and input code in C language in the form of Fibonacci numbers, Lucas numbers, and Triangular numbers. The test material in C language is then converted into assembly language by GCC RISC-V Compiler and run on the processor design that has been made. The test results carried out at the two stages showed that the results were suitable. The development of RISC-V-based systems, especially at the design stage, is expected to support the semiconductor ecosystem in Indonesia, in line with the government’s focus on strengthening this industry

Kata Kunci : semikonduktor, prosesor, instruction set architecture, risc-v, verilog