Implementasi Algoritma Pendeteksi Tepi Canny pada FPGA

PENI LAKSMITA WIDATI, Nia Gella Augoestien, S.Si., M.Sc.; Ika Candradewi, S.Si., M.Sc.

2018 | Skripsi | S1 ELEKTRONIKA DAN INSTRUMENTASI

Algoritma pendeteksi tepi Canny banyak dikembangkan untuk melakukan tahapan pre-processing pada proses segmentasi dan identifikasi objek. Pengembangan algoritma Canny pada perangkat lunak telah memberikan hasil yang cukup optimal, namun algoritma Canny memiliki komputasi yang kompleks sehingga waktu tunda menjadi tinggi. Oleh karena itu, untuk mengurangi tingginya waktu tunda pada implementasi algoritma Canny digunakan FPGA (Field Programmable Gate Array). Penelitian dilakukan dengan menggunakan FPGA Nexys 4 Artix-7 dari Xilinx. Pemrograman dilakukan dengan model based design framework yang ada pada MATLAB Simulink HDL Coder menggunakan sistem numerik Fixed Point. Implementasi menggunakan MATLAB 2016a sebagai simulator algoritma dan perangkat lunak Vivado 2017.2 sebagai Integrated Development Environment. Simulasi dilakukan dengan menggunakan FPGA-in-the-loop yang terdapat pada Simulink. Pengujian dilakukan dengan memvariasikan operator gradien dan resolusi citra. Hasil implementasi algoritma pendeteksi tepi Canny pada FPGA menunjukan berkurangnya waktu komputasi hingga 96% untuk citra berukuran 1024x1024.

Canny edge detection algorithm is the most developed algorithm to do pre-processing on the process of segmentation and object identification. The Canny algorithm development on the software has given a pretty optimal results in the detection of edges. However, Canny algorithm has a complex algorithm so that computing time becomes high. Therefore, to reduce the high computing time on implementation of Canny edge detection algorithm FPGA (Field Programmable Gate Array) is used. Research carried out using hardware FPGA Nexys 4 Artix-7 from Xilinx. Programming is done with the model based design framework on MATLAB Simulink HDL Coder using Fixed Point numerical system. Implementation are using MATLAB 2016a as design algorithms and simulators. Vivado 2017.2 is used as an Integrated Development.. The simulation performed using FPGA-in-the-loop in Simulink. The system is tested by varying the gradient operators and the resolutions of the images. The result shows that Canny edge detection algorithm implementation on FPGA reduces the computation time about 96% for the image size is 1024x1024.

Kata Kunci : Deteksi tepi Canny, FPGA-in-the-loop, HDL Coder, Simulink, Model Based design