DESAIN DAN ANALISIS FAULT TOLERANCE BERBASIS FPGA PADA ON-BOARD COMPUTER SATELIT MIKRO

haryono, Prof. Jazi Eko Istiyanto, M.Sc., Ph.D; Agus Harjoko, M.Sc., Ph.D; Dr. Agfianto Eko Putra, M.Si

2014 | Disertasi |

Field Programmable Gate Array (FPGA) rentan terhadap bahaya radiasi yang mengakibatkan sebuah sistem menjadi fault, sehingga fault tolerance diperlukan. Sebagian besar fault tolerance saat ini hanya menggunakan satu mode, dimana fault tolerance yang diterapkan akan berjalan sepanjang waktu tanpa perubahan konfigurasi. Fault tolerance tersebut mengabaikan tentang kondisi, apakah radiasi bahaya sering terjadi atau tidak. Beberapa penelitian menunjukkan bahwa di orbit, radiasi bahaya sebagian besar terjadi di South Atlantic Anomaly (SAA). Membuat metode baru dengan mempertimbangkan kondisi tingkat radiasi akan memiliki kesempatan untuk menghasilkan fault tolerance yang lebih efisien. Metode baru tersebut adalah dengan perancangan fault tolerance dengan menggunakan dua mode. Penerapan dua mode bertujuan untuk menghasilkan fault tolerance yang lebih efisien dalam penggunaan recource. Ketika radiasi sering terjadi akan diterapkan fault tolerance yang lebih robust, jika tidak sering diterapkan fault tolerance sederhana. Fault tolerance yang robust akan menggunakan lebih banyak resource sedangkan fault tolerance sederhana lebih sedikit resource. Perubahan dari fault tolerance yang robust ke sederhana atau sebalikanya dengan menggunakan metode Dynamic Partial Reconfiguration (DPR) sehingga tidak mengganggu sistem yang sedang berjalan. Dynamic Partial Reconfiguration (DPR) adalah dengan merubah data memori pada FPGA yang bertujuan untuk merubah konfigurasi pada FPGA dengan tanpa menganggu operasi yang sedang berjalan. Penerapan dua mode menghasilkan fault tolerance yang lebih efisien. Pengguanaan resource yang besar hanya terjadi ketika satelit berada pada lintasan kritis.

Field Programmable Gate Array (FPGA) is susceptible to hazard radiation that leads to an error state, therefore fault tolerance is required. Most of fault tolerances today are only using one mode, mean the fault tolerance which is applied will run all of the time without any changing its configuration. It is neglect about the condition, when the hazard radiation will occur more frequent or not. As researches have shown in the orbit, hazard radiation happends in South Atlantic Anomaly (SAA) frequently. Creates a new method by considering the radiation level will have a chance to have a fault tolerance which is more efficient. The new method is by designing a fault tolerance using dual mode. Implementing dual mode aims to create more efficient fault tolerance in using resources. When radiation happen frequently more robust fault tolerance is applied, if not frequent simple fault tolerance is used. A robust fault tolerance will use more resources and simple fault tolerance will use less resources. Switching between robust to simple fault tolerance or vice versa is done using Dynamic Partial Reconfiguration (DPR) technique therefore not distrubing to the system which is running. Dynamic Partial Reconfiguration (DPR) is a way to change the memory data in FPGA, it aims to change the configuration of FPGA without disturbing the operation which is running. By implementing above design showed that the system is more efficient. Consumming more resources happens only when the satellite in the critical area.

Kata Kunci : FPGA, Fault Tolerance, Dynamic Partial Reconfiguration, South Atlantic Anomaly.