PERANCANGAN PADA FPGA MENGGUNAKAN VHDL ATAS MODEL PENERIMA SC-FDMA

AHMAD FAUZI, Ir. Budi Setiyanto, M.T ; Addin Suwastono, S.T., M.Eng

2014 | Skripsi | TEKNIK ELEKTRO

SC-FDMA merupakan terknik asup jamak yang memiliki performasi dan kompleksitas setara OFDM namun dengan efisiensi yang tinggi. SC-FDMA mengirimkan tiap simbol dalam beberapa sub pembawa sehingga dapat dilihat sebagai satu frekuensi pembawa. Implementasi SC-FDMA memanfaatkan blok FFT (Fast Fourier Transform) dan IFFT (Inverse Fast Fourier Transform). Dalam penelitian ini dikembangkan rancangan penerima SCFDMA pada FPGA (Field Programmable Gate Array) Xilinx Spartan-3E menggunakan bahasa VHDL (Very high speed integrated circuit Hardware Description Language). Hasil keluaran perancangan dibandingkan dengan hasil perhitungan menggunakan software Excel dan Matlab dan menunjukkan kerja yang sesuai. Rancangan pertama dengan FFT 16 titik dan IFFT 4 titik menggunakan sumber daya 9851 slice (211 %) dan LUT 17706 (190 %) sehingga tidak dapat diimplementasikan. Rancangan kedua menggunakan blok FFT 8 titik dan IFFT 4 titik menggunakan sumber daya 4466 slice (95 %) dan 8049 LUT (86 %). Rancangan ketiga menggunakan blok FFT 8 tiik dan IFFT 2 titik menggunakan sumber daya 2847 slice (61 %) dan 5149 LUT (55 %).

The increasing demand of telecommunication, especially in mobile term, makes researchers to develop a better concept time after time. Single Carrier Frequency Divison Multiple Access (SC-FDMA) is a multiple acces method which is used in LTE (Long Term Evolution), the fourth generation telecomunication. It has a good performance as OFDM (Orthogonal Frequenncy Division Multiple Acces) does, but with a better efficiency. Although SC-FDMA sends every symbol in few sub-carriers, it can be seen as a single carrier. SC-FDMA reciever uses FFT (Fast Fourier Transform) and IFFT (Inverse Fast Fourier Transform) blocks. This research presents the design of SC-FDMA reciever model on FPGA (Field Programmable Gate Array) Xilinx Spartan-3E using VHDL (Very high speed integrated circuit Hardware Description Language). The simulation result shows that this model works properly as calculated using Exel and Matlab softwares. The first design uses 16 points FFT and 4 points IFFT blocks. It uses 9851 slices (211 %) and 17706 LUTs (190 %), so it can‘t be implemented. The second one with 8 points FFT and 4 points IFFT uses 4466 slices (95 %) and 8049 LUT (86 %). The third uses 8 points FFT and 2 points IFFT, it uses 2847 slices (61 %) and 5149 LUTs (55 %).

Kata Kunci : SC-FDMA, OFDM, FFT, IFFT,FPGA