IMPLEMENTASI PADA FPGA ATAS ESTIMATOR HALUS DAN INTERPOLATOR DENGAN PENGALI BERBASIS UNTAI SEKUENSIAL UNTUK ESTIMASI KANAL OFDM

NOVIA WULANDARI, Ir. Budi Setiyanto, MT.

2013 | Skripsi | TEKNIK ELEKTRO

Penjamakan Pembagian Frekuensi Ortogonal (OFDM) merupakan skema transimsi data paralel yang mampu menghemat lebar pita frekuensi dan memberikan pesat bit tinggi. Adanya lintasan jamak pada komunikasi nirkabel menyebabkan ISI (Inter Simbol Interference) yang berimpikasi pada dibutuhkannya estimator halus dan interpolator pada sistem penerima OFDM. Estimasi kanal dengan simbol pilot membantu sistem OFDM untuk mengestimasi karakteristik kanal. Pengiriman pilot dalam jumlah banyak akan mengurangi throughput. Pembatasan penggunaan pilot dilakukan dengan mengirimkan simbol pilot pada subkanal tertentu saja, sedangkan subkanal yang tidak memiliki simbol pilot akan diestimasi karakteristik kanalnya menggunakan interpolator. FPGA (Field Programmable Gate Array) merupakan satu media perancangan sistem digital berupa chip yang dapat diprogram. FPGA merupakan salah satu media yang dapat digunakan untuk mengimplementasikan estimator halus dan interpolator untuk penyama kanal OFDM. Bahasa pemrograman yang digunakan untuk memprogram FPGA berupa bahasa HDL (Hardware Description Language). Bahasa HDL yang poluler adalah VHDL (Very high speed integrated circuit Hardware Description Language). Hasil pengujian menunjukkan nilai estimator halus dan interpolator yang proporsional terhadap hasil perhitungan Microsoft Excel, dan menunjukkan estimator halus dan interpolator membutuhkan slice sebanyak 2,276 dan detak (clock) maksimal yang dapat diberikan adalah 177,999 MHz.

Orthogonal Frequency Division Multiplexing (OFDM) is a parallel data transmission scheme which is able to provide bandwidth eficiency and high bit rate. The existence of multipath fading in wireless communication cause ISI (Inter Simbol Interference) that implies the needs of smooth estimator and interpolator in OFDM receiver. Channel estimator with pilot simbol helps OFDM system to estimate channel characteristic. Sending a lot of pilot symbol will decrease the throughput. Limitation of pilot’s usage can be done by sending pilot symbol in certain subchannel, while subchannel that do not have pilot symbol will be estimated using interpolator. FPGA (Field Programmable Gate Array) is one of programmable device for digital system. FPGA is one of the devices that can be used to implement the smooth estimator and interpolator for channel equalizer. HDL (Hardware Description Language) is a language that is used to programing FPGA. The most popular HDL is VHDL (Very high speed integrated circuit Hardware Description Language). As a result, the implementation of cascaded smooth estimator and interpolator is able to show true performance and the output is agree with the result of Microsoft Excel. In terms of capacity, smooth estimator and interpolator design needs 2,276 slices and the maximum clock is 177,999 MHz.

Kata Kunci : OFDM, estimator halus, interpolator, FPGA, VHDL, simbol pilot.