Implementasi pada FPGA atas SOVA Untuk Pengawasandian Turbo

DARYUS CHANDRA, Ir. Budi Setiyanto, M.T.

2013 | Skripsi | TEKNIK ELEKTRO

Sandi turbo adalah metode penyandian kanal yang memberikan kemampuan koreksi galat paling baik untuk saat ini. Karena kemampuan tersebut sandi turbo dijadikan sebagai standar penyandian kanal pada teknologi telekomunikasi generasi keempat (4G) WIMAX maupun LTE. Terdapat dua algoritma yang paling sering digunakan untuk mengawasandikan sandi turbo yaitu Soft-Output Viterbi Algorithm (SOVA) dan Maximum A Posteriori Algorithm (MAP). Algoritma MAP memberikan kemampuan koreksi yang sedikit lebih baik daripada SOVA, namun dengan kompleksitas algoritma MAP yang lebih tinggi jika dibandingkan dengan SOVA. Dalam penelitian ini akan dipaparkan rancangan pengawasandian turbo dengan Soft-Output Viterbi Algorithm (SOVA) dengan menggunakan Very high speed integrated circuit Hardware Description Language (VHDL). Hasil implementasi menunjukkan bahwa pengawasandi SOVA membutuhkan 159 slices atau 3% dari keseluruhan slices yang tersedia pada FPGA Xilinx Spartan-3E, membutuhkan 105 flip flop (1%), membutuhkan 278 LUT (2%), dan membutuhkan 141 lOB (60%) dengan frekuensi clock maksimum yang dapat dicapai adalah 43,384 MHz. Pengawasandi SOVA mampu melakukan koreksi hingga enam simbol galat tipe acak dari 16 runtun simbol namun pengawasandi SOVA gagal melakukan koreksi galat apabila terdapat tiga buah galat deburan muncul pada runtun kata sandi. Pengawasandi SOVA dapat diimplementasikan dalam sistem pengawasandian turbo dengan menambahkan blok interleaver dan blok deinterleaver pada blok pengawasandi SOVA.

Turbo code is one the channel code schemes that gives the best error correcting capability nowadays. Because of its capability, turbo code is selected as the standard for fourth generation telecommunication technology (4G) such as WiMAX and LTE. There are two kinds of algorithm that widely used for decoding the turbo codes, those are Soft-Output Viterbi Algorithm (SO VA) dan Maximum A Posteriori Algorithm (MAP). MAP Algorithm gives a better result on error correcting capability but the consequence it has higher complexity algorithm, in contrary with SO VA. This paper presented a design for decoding turbo codes using SOVA with Very high speed integrated circuit Hardware Description Language (VHDL) as the modeling program and the design is implemented on the FPGA. Implementation result shows that SOVA occupies 159 slices or 3% of the available slices in Xilinx Spartan-3E, 105 flip flop (1%), 278 L UT (2%), and 141 IOB (60%) with maximum frequency clock is 43,384 MHz. SOVA decoder is able to correct up to six non-bursty error symbols from 16 received symbols but SOVA fails to perform its error-correcting capability for three consecutive error symbols. SOVA decoder can be implemented for turbo decoding by combining SOVA decoder with interleaver and deinterleaver.

Kata Kunci : Penyandian kanal, sandi turbo, SOVA, FPGA