Implementasi DCT pada field programmable gate array (FPGA)

BASRI, Irma Yulia, Ir. Bambang Sutopo, M.Phill

2010 | Tesis | S2 Teknik Elektro

Pengurangan jumlah perkalian, merupakan suatu cara untuk menghasilkan komputasi cepat Discrete Cosine Transform (DCT). Algoritma 1-D DCT Feig-Winograd merupakan modifikasi dari persamaan 1-D DCT klasik yang mampu meminimumkan penggunaan operasi perkalian dari 64 pengali menjadi 13 pengali. Implementasi DCT ke perangkat keras FPGA Xilinx Spartan 3E dilakukan sebagai upaya efektifitas dan untuk mempercepat proses komputasi karena FPGA mampu melakukan operasi secara paralel. Implementasi dengan FPGA artinya kita merancang sebuah perangkat keras langsung dengan cara mengkonfigurasi unit yang ada di FPGA. Pengkonfigurasian unit yang ada di dalam FPGA dapat dilakukan melalui skematic maupun dengan menggunakan bahasa Hardware Description Language (Verilog atau VHDL). Perancangan modul DCT pada penelitian ini menggunakan VHDL, yang dirancang menggunakan stuktur kombinasi antara behavioral dengan struktural. Pemanggilan sub modul dalam tingkatan struktural menggunakan instruksi “component”. Ke-khasan dari rancangan penelitian ini adalah (1) data masukan DCT di-input-kan melalui mikrokontroler, dan tampilan output ditampilkan di LED melalui terminal expansion connectors, (2) data masukan DCT dibuat dalam bentuk konstanta dan tampilan keluaran di tampilkan di LCD. Semua data report yang ditampilkan baik hasil simulasi maupun hasil proses implementasi rancangan, sepenuhnya dipercayakan kepada perangkat lunak yang digunakan (Simulator ISE 10.1i) dan dilakukan optimalisasi saat proses logic optimalisasi. Rancangan 1-D DCT untuk input dari mikrokontroler dan keluarannya ditampilkan melalui expansion connectors membutuhkan 846 (18%) slices dan frekuensi maksimum rancangan adalah 165,265Mhz. Rancangan 2-D DCT untuk input berupa konstanta dan keluarannya ditampilkan melalui expansion connectors membutuhkan 234 (5%) slices dan frekuensi maksimum rancangan adalah 171,95Mhz. Implementasi rancangan menampilkan performance 2-D DCT 12-bit keluaran ditampilkan di LCD membutuhkan 368 (7%) slices dengan frekuensi maksimum rancangan bisa diaplikasikan adalah 124,25MHz.

Reducing the number of multiplication, is a way to generate fast computing Discrete Cosine Transform (DCT). 1-D DCT algorithms Feig, Winograd is a modification of the equation 1-D DCT is able to minimize the use of classical multiplication operation of 64 multiplier to 13 multipliers. implementation DCT to the hardware of Xilinx Spartan 3E FPGA is made as an effort to accelerate the effectiveness and computational processes for FPGA capable of operating in parallel. Implementation with FPGA means we design a hardware directly with how to configure the units within the FPGA. configurate existing units within the FPGA can be make through skematic or using the language Hardware Description Language (Verilog or VHDL). A DCT module design in this study using VHDL, which is designed using a combination of behavioral structure with the structural. The routing sub-modules within the structural level using the instruction “component”. The specific design for this research were (1) DCT input data are input via a microcontroller, and output displayed on the LED display through the terminal expansion connectors, (2) DCT input data is made in the form of constants and display on the LCD display output . All report data is displayed both from simulation and the results of the implementation process of design, is completely entrusted to the software used (10.1i ISE Simulator) and performed logic optimization during the optimization process. The designed 1-D DCT to the input of the microcontroller and the output is displayed through the expansion connectors require 846 (18%) slices and the maximum design frequency is 165.265 Mhz. The design of 2-D DCT to be constant input and output is displayed through the expansion connectors require 234 (5%) slices and the maximum design frequency is 171.95 Mhz. Implementation of the design displays 2-D DCT performance 12-bit output is displayed on the LCD requires 368 (7%) slices with a maximum frequency of the design can be applied is 124.25 MHz.

Kata Kunci : DCT (Discrete Cosine Transform),VHDL, DCT, FPGA, Mikrokontroler