OPTIMISASI KENDALI LOOP FILTER PLL UNTUK MENGURANGI WAKTU TUNDA MENGGUNAKAN ALGORITMA GENETIKA PADA PENERAPAN INVERTER TERHUBUNG JARINGAN SATU FASE

JOHAN ATVEN K, Dr.Eng. F. Danang Wijaya, S.T., M.T.; Eka Firmansyah, S.T., M.Eng., Ph.D.

2019 | Tesis | MAGISTER TEKNIK ELEKTRO

Pembangkit listrik tenaga surya (PLTS) atap yang terhubung dengan jaringan distribusi membutuhkan inverter dengan keluaran yang memenuhi persyaratan sinkronisasi. Di sisi lain, jaringan distribusi sangat rentan mengalami dinamika pada magnitudo, frekuensi dan sudut fase tegangan yang disebabkan oleh perubahan beban besar secara mendadak. Phase locked loop (PLL) adalah standar de facto untuk sinkronisasi inverter dengan jaringan. Tuning parameter kendali proporsional-integral (PI) pada PLL dengan benar adalah kunci keberhasilan proses penguncian sinyal referensi dari jaringan yang dinamis karena perubahan beban besar pada jaringan secara mendadak. Pada tulisan ini disajikan metode tuning berdasarkan algoritma genetika (GA). Empat indikator uji kinerja, yaitu integral squared error (ISE), integral absolute error (IAE), integral time-weighted absolute error (ITAE), dan integral time-weighted squared error (ITSE) digunakan dalam algoritma pelatihan GA. Fungsi obyektif yang digunakan adalah minimalisasi error dan settling time. Perbandingan hasil dari keempat indikator uji kinerja dengan menggunakan pemodelan komputer menunjukkan bahwa penerapan ITSE pada metode optimisasi GA memberikan parameter internal kendali dengan pengaruh terbaik pada kinerja PLL di bawah perubahan beban jaringan yang tiba-tiba. Error pada sistem PLL yang menggunakan metode PI-GA-ITSE adalah 17-28% lebih kecil dari PI-GA-ISE, 1326% lebih kecil dari PI-GA-IAE, dan 41-56% lebih kecil dari PI-GA-ITAE.

Rooftop photovoltaic (PV) connected to a distribution network requires an inverter with output that meets the synchronization requirements. In the other hand, a distribution network is vulnerable to the dynamics of the voltage due to sudden changes in large loads. Phase locked loop (PLL) is the de facto standard for inverter synchronization with the grid. Tuning the proportional-integral (PI) parameters of the phase locked loop (PLL) correctly is a problem that must be solved in order to successfully lock the reference signal from the dynamic grid because of the large load that suddenly changes. In this paper, tuning methods based on genetic algorithm (GA) be presented. Four performance test indicators, i.e. integral squared-error (ISE), integral absolute-error (IAE), integral time-weighted absoluteerror (ITAE), and integral time-weighted squared-error (ITSE) be used in the GA training algorithm. The objective functions used are the minimum error and settling time. Comparison results using computer modeling of the four performance test indicators shown that the application of ITSE on GA optimization gives the internal parameters with the best influence on PLL performance under sudden change in the load on the grid. The PI-GA-ITSE error is 17-28% smaller than PI-GA-ISE, 1326% smaller than PI-GA-IAE, and 41-56% smaller than PI-GA-ITAE.

Kata Kunci : Inverter, phase lock loop, sinkronisasi, algoritma genetika