PURWARUPA PERANGKAT KERAS UNTUK EKSEKUSI ALGORTIMA KRIPTOGRAFI AES (ADVANCED ENCRYPTION STANDARD) BERBASIS FPGA (FIELD PROGRAMMABLE GATE ARRAY); HARDWARE PROTOTYPE TO EXECUTE AES (ADVANCED ENCRYPTION STANDARD) CRYPTOGRAPHY ALGORITHM BASED ON FPGA (FIELD PROGRAMMABLE GATE ARRAY

Nia Gella Augoestien, Agfianto Eko Putra

2015 | Disertasi | PROGRAM STUDI S2 ILMU KOMPUTER

Algoritma kriptografi AES merupakan algoritma yang sering digunakan dalam menjaga kerahasiaan data. Kerahasiaan data merupakan parameter utama pengamanan data di berbagai sistem. Keamanan data dapat dicapai dengan mengkolaborasikan algoritma AES dengan algoritma kriptosistem lainnya. Oleh karena itu, perangkat keras pengeksekusi algoritma AES dengan sumber daya terbatas menjadi sangat penting. Penelitian ini mengusulkan rancang bangun purwarupa perangkat keras untuk eksekusi algorima AES yang mengutamakan pemakaian sumber daya optimal menggunakan FPGA tanpa mengorbankan kecepatan eksekusi. Pengoptimalan sumber daya ditempuh dengan merancang perangkat keras untuk enkripsi dengan dekripsi yang saling berbagi sumber daya, menggunakan arsitektur iteratif pada level putaran, arsitektur pipeline pada level transformasi, dan lebar data 32 bit. Purwarupa perangkat keras pada penelitian ini menggunakan FPGA Xilinx Spartan®-6 Seri (XC6LX16-CS324). Hasil pemodelan telah berhasil melakukan proses enkripsi dan dekripsi. Efisiensi perangkat keras yang dicapai adalah 1,94Mbps/Slice, sedangkan lewatan yang diperoleh adalah 308,96Mbps. Dengan pemakaian sumber daya hanya 6% dari yang tersedia pada FPGA. Kata kunci : Algoritma AES, FPGA, resource sharing, iteratif, pipeline

Kata Kunci : PURWARUPA PERANGKAT KERAS, EKSEKUSI ALGORTIMA KRIPTOGRAFI, AES (ADVANCED ENCRYPTION STANDARD, FPGA (FIELD PROGRAMMABLE GATE ARRAY)