UNIVERSITAS
GADJAH MADA
Perancangan dan Evaluasi Performa Digital-to-Analog Converter 6-Bit Berbasis Arsitektur Segmented Current-Steering pada Teknologi CMOS 45 nm untuk Aplikasi Neural Stimulation
Rafinda Ataillah Nugroho, Ir. Prapto Nugroho, S.T., M.Eng., D.Eng., IPM.; Dzuhri Radityo Utomo, S.T, M.E., Ph.D
Universitas Gadjah Mada, 2026 | Diunduh dari http://etd.repository.ugm.ac.id/

INTISARI

Digital-to-Analog Converter (DAC) berbasis arus merupakan salah satu blok utama pada sistem *neural stimulation* karena berfungsi menghasilkan arus stimulasi yang presisi, linier, dan hemat daya. Kinerja DAC yang baik diperlukan untuk memastikan arus stimulasi dapat dikendalikan secara akurat sehingga mendukung efektivitas dan keamanan proses stimulasi saraf. Penelitian ini bertujuan untuk merancang dan mengevaluasi kinerja DAC 6-bit berbasis arsitektur *segmented current-steering* pada teknologi CMOS 45 nm sebagai sumber arus terprogram untuk aplikasi *neural stimulation*. Metodologi penelitian meliputi perancangan arsitektur DAC menggunakan segmentasi 4-bit *thermometer-coded* pada *most significant bit* (MSB) dan 2-bit *binary-weighted* pada *least significant bit* (LSB), perancangan rangkaian menggunakan teknologi CMOS 45 nm, simulasi rangkaian, serta evaluasi kinerja berdasarkan parameter *Differential Nonlinearity* (DNL), *Integral Nonlinearity* (INL), *offset error*, *gain error*, konsumsi daya, luas layout, dan analisis *Monte Carlo*. Hasil penelitian menunjukkan bahwa DAC menghasilkan arus satuan sebesar $15\ \mu\mathrm{A}$ dengan arus keluaran skala penuh sebesar $945\ \mu\mathrm{A}$ serta memiliki karakteristik monotonik. Nilai DNL berada pada rentang $-0{,}05291$ hingga $0{,}01560$ LSB, sedangkan nilai INL berada pada rentang $-0{,}05770$ hingga $0{,}03455$ LSB. Nilai *offset error* dan *gain error* yang diperoleh masing-masing sebesar $-0{,}011$ LSB dan $0{,}0046$ LSB. Analisis *Monte Carlo* menggunakan 200 sampel menunjukkan koefisien variasi sel arus kurang dari $1{,}2\%$, yang mengindikasikan kesesuaian karakteristik antar sel arus yang baik. Implementasi pasca-layout memiliki luas sebesar $9600\ \mu\mathrm{m}^2$ dengan konsumsi daya skala penuh sebesar $1{,}754\ \mathrm{mW}$. Berdasarkan hasil evaluasi, DAC yang dirancang memiliki linearitas statik yang sangat baik, konsumsi daya yang rendah, serta luas implementasi yang kompak sehingga berpotensi digunakan sebagai sumber arus terprogram pada sistem *neural stimulation* dan menjadi dasar pengembangan rangkaian stimulator saraf berbasis CMOS pada penelitian selanjutnya.

Kata kunci: Konverter Digital-ke-Analog (DAC), DAC current-steering tersegmentasi, CMOS 45 nm, stimulasi neural, linearitas statik, analisis Monte Carlo.

UNIVERSITAS
GADJAH MADA
Perancangan dan Evaluasi Performa Digital-to-Analog Converter 6-Bit Berbasis Arsitektur Segmented Current-Steering pada Teknologi CMOS 45 nm untuk Aplikasi Neural Stimulation
Rafinda Ataillah Nugroho, Ir. Prapto Nugroho, S.T., M.Eng., D.Eng., IPM.; Dzuhri Radityo Utomo, S.T, M.E., Ph.D
Universitas Gadjah Mada, 2026 | Diunduh dari http://etd.repository.ugm.ac.id/

ABSTRACT

This thesis presents the design and evaluation of a 6-bit segmented current-steering digital-to-analog converter (DAC) implemented in 45-nm CMOS technology for neural stimulation applications. The DAC converts a digital input word into a programmable analog current and is intended as a current-control block for neural stimulation systems. The proposed architecture employs a 4-bit thermometer-coded most significant bit (MSB) segment and a 2-bit binary-weighted least significant bit (LSB) segment to improve static linearity while maintaining low circuit complexity. The unit current is set to $15\ \mu\mathrm{A}$*, resulting in a full-scale output current of* $945\ \mu\mathrm{A}$*. The design integrates an input register, a binary-to-thermometer decoder, an output register, a reference and bias generator, cascode unit current cells, and a switch array. The input and output registers synchronize the control signals prior to switching. Simulation results with a 1.8-V supply and a* $1\ \mathrm{k}\Omega$ *load demonstrate monotonic operation with differential nonlinearity (DNL) ranging from* -0.05291 *to* 0.01560 *LSB and integral nonlinearity (INL) ranging from* -0.05770 *to* 0.03455 *LSB. The measured offset error and gain error are* -0.011 *LSB and* 0.0046 *LSB, respectively. Monte Carlo analysis with 200 samples shows current-cell coefficients of variation below* 1.2%*, indicating good matching performance. The post-layout implementation occupies an area of* $9600\ \mu\mathrm{m}^2$ *and consumes* $1.754\ \mathrm{mW}$ *at full-scale operation. These results demonstrate that the proposed segmented current-steering DAC achieves high static accuracy, compact layout area, and low power consumption, making it suitable as a programmable current source for neural stimulation applications.*

Keywords : Digital-to-Analog Converter (DAC), Segmented Current-Steering DAC, CMOS 45 nm, Neural Stimulation, Static Linearity, Monte Carlo Analysis.