

DAFTAR ISI

| | |
|--|------|
| HALAMAN PENGESAHAN | ii |
| PERNYATAAN BEBAS PLAGIASI | iii |
| HALAMAN PERSEMBAHAN | iv |
| KATA PENGANTAR | vi |
| DAFTAR ISI | vii |
| DAFTAR TABEL | x |
| DAFTAR GAMBAR | xi |
| DAFTAR SINGKATAN..... | xiii |
| INTISARI..... | xiv |
| ABSTRACT | xv |
| BAB I Pendahuluan | 1 |
| 1.1 Latar Belakang | 1 |
| 1.2 Rumusan Masalah | 2 |
| 1.3 Tujuan Penelitian | 2 |
| 1.4 Batasan Penelitian | 3 |
| 1.5 Manfaat Penelitian | 3 |
| 1.6 Sistematika Penulisan..... | 3 |
| BAB II Tinjauan Pustaka dan Dasar Teori | 5 |
| 2.1 Tinjauan Pustaka | 5 |
| 2.1.1 Implementasi FPGA dalam Percobaan Telekomunikasi | 5 |
| 2.1.2 Percobaan Pembuatan <i>Prototype</i> Komunikasi Sinkron dan Asinkron | 6 |
| 2.1.3 Implementasi Komunikasi Sinkron menggunakan FPGA | 8 |
| 2.1.4 Hasil Kesimpulan Tinjauan Pustaka..... | 9 |
| 2.2 Dasar Teori | 11 |
| 2.2.1 FPGA | 11 |
| 2.2.2 VHDL dan Verilog | 13 |
| 2.2.3 Komunikasi Data..... | 14 |
| 2.2.4 Protokol Komunikasi Data..... | 14 |
| 2.2.5 Komunikasi Data Sinkron | 16 |
| 2.2.6 Komunikasi Data Asinkron..... | 16 |
| 2.2.7 Komunikasi Serial..... | 16 |
| 2.2.8 Komunikasi Paralel | 17 |
| 2.2.9 Konversi Data Paralel menjadi Data Serial | 17 |
| 2.2.10 Konversi Data Serial menjadi Data Paralel | 18 |
| 2.2.11 Transmisi Komunikasi Analog | 18 |
| 2.2.12 Transmisi Komunikasi Digital..... | 19 |



| | | |
|----------------------------------|---|----|
| 2.2.13 | Pemancar (<i>Transmitter</i>) dalam Proses Komunikasi | 20 |
| 2.2.14 | <i>One-hot Encoding</i> | 20 |
| 2.2.15 | <i>Multiplexing</i> | 21 |
| 2.2.16 | <i>Demultiplexing</i> | 21 |
| BAB III Metode Penelitian..... | | 22 |
| 3.1 | Alat dan Bahan Tugas akhir | 22 |
| 3.1.1 | Laptop | 22 |
| 3.1.2 | Board FPGA | 22 |
| 3.1.3 | <i>Display and Keypad Board</i> | 23 |
| 3.1.4 | USB Blaster | 24 |
| 3.1.5 | Intel Quartus II 13.0sp1 | 25 |
| 3.1.6 | Osiloskop | 25 |
| 3.2 | Metode yang Digunakan..... | 25 |
| 3.3 | Alur Tugas Akhir | 26 |
| 3.3.1 | Studi Kasus | 28 |
| 3.3.2 | Perancangan Modul VHDL..... | 28 |
| 3.3.3 | Pengujian Modul Komunikasi Sinkron | 29 |
| 3.3.4 | Penulisan Laporan Akhir Penelitian..... | 29 |
| 3.4 | Rancangan Perangkat Pembelajaran Komunikasi Sinkron..... | 29 |
| 3.4.1 | Rancangan Blok Masukan Data | 30 |
| 3.4.2 | Rancangan Blok <i>Clock Divider</i> | 39 |
| 3.4.3 | Rancangan Blok <i>Data Address</i> | 41 |
| 3.4.4 | Rancangan Blok Dekoder..... | 41 |
| 3.4.5 | Rancangan Blok Parallel-to-Serial Converter..... | 42 |
| 3.4.6 | Rancangan Blok <i>Multiplexer</i> | 42 |
| BAB IV Hasil dan Pembahasan..... | | 44 |
| 4.1 | Realisasi Blok Masukan Data | 44 |
| 4.1.1 | Pengujian Blok bagian Kata Sinkronator | 46 |
| 4.1.2 | Pengujian Blok bagian Data Pertama | 47 |
| 4.1.3 | Pengujian Blok bagian Data Kedua | 48 |
| 4.2 | Realisasi Blok <i>Clock Divider</i> | 49 |
| 4.3 | Realisasi Blok <i>Data Address</i> | 53 |
| 4.4 | Realisasi Blok Dekoder..... | 54 |
| 4.5 | Realisasi Blok <i>Parallel-to-Serial Converter</i> | 55 |
| 4.6 | Realisasi Blok <i>Multiplexer</i> | 55 |
| BAB V Kesimpulan dan Saran..... | | 57 |
| 5.1 | Kesimpulan..... | 57 |
| 5.2 | Saran..... | 57 |
| DAFTAR PUSTAKA..... | | 58 |



| | |
|---|------|
| LAMPIRAN | L-1 |
| L.1 VHDL Code | L-1 |
| L.1.1 <i>Top-Level Entity</i> (sinkron.vhd) | L-1 |
| L.1.2 clk_divider.vhd | L-12 |
| L.1.3 data_address.vhd | L-15 |
| L.1.4 decoder.vhd | L-17 |
| L.1.5 <i>Display and Keypad Board</i> berbasis TM1638 | L-18 |
| L.1.5.1 TM1638.vhd | L-18 |
| L.1.5.2 iobidir.vhd | L-27 |
| L.1.6 parallel2serial.vhd | L-45 |
| L.1.7 multiplexer.vhd | L-46 |
| L.2 Diagram Blok Modul | L-49 |
| L.3 <i>Datasheet</i> TM1638 | L-54 |
| L.3.1 Diagram Skematik TM1638 | L-54 |
| L.3.2 Pengaturan Inisiasi TM1638 | L-55 |